2018年11月21日にて現在のURLは次のURLに移行しました。

https://edesignk.info

          ［ 項 目 ］     4) 素子間接続

                              5) 基板間接続

                              6) ﾄﾗﾝｼﾞｽﾀ・ｱﾚｲ

4) 素子間接続

     ICのV_CCが同一でも、出力と入力の条件が合わなければ安定した動作は、保証されな

     い。 

     回路設計にあたって、異なる種類のIC間ｲﾝﾀﾌｪｰｽ条件の確認は必須である。            

   ➊ 基本的条件

   ➋ その他条件

       電圧動作型のMOS系ｲﾝﾀﾌｪｰｽでは、入力電流が問題となることは無いが、耐ﾉｲｽﾞ

       性という面から、出力1端子から接続する入力端子は、5個以内を目安に考えるべき

       である。

5) 基板間接続

    機器内に複数の印刷配線基板（以下、基板）が存在する場合、基板間のｲﾝﾀﾌｪｰｽは、

    耐ﾉｲｽﾞ性の面から重要である。

   ➊ DC電源入力 

       電源部共通で、複数の基板にDC電源を供給する場合、ﾙｰﾌﾟ回路を形成しないこと

       と、共通ｲﾝﾋﾟｰﾀﾞﾝｽを少なくすることに留意する。

       1) 基板側COMを接続して、ﾙｰﾌﾟが形成された例。

       2) 基板側で電源線を分岐し、共通ｲﾝﾋﾟｰﾀﾞﾝｽが形成された例。

       3) ﾙｰﾌﾟ回路と共通ｲﾝﾋﾟｰﾀﾞﾝｽを形成しないことに留意した例。

   ➋ ｲﾝﾀﾌｪｰｽ条件

       機器の構造・構成によって基板の配置が決定されるが、機器内ﾉｲｽﾞ条件、基板間距

       離によっては、機器間ｲﾝﾀﾌｪｰｽと同等の回路条件とする必要がある。

       以下に、ﾃﾞｼﾞﾀﾙ信号を条件として、ｲﾝﾀﾌｪｰｽの選択例を示す。

   ➌ 入出力ｲﾝﾋﾟｰﾀﾞﾝｽ

       基板間ｲﾝﾀﾌｪｰｽの基本的条件は、低ｲﾝﾋﾟｰﾀﾞﾝｽにすることである。

       ｵｰﾌﾟﾝ・ｺﾚｸﾀ出力をﾌﾟﾙｱｯﾌﾟ抵抗で入力するｲﾝﾀﾌｪｰｽも、この原則に従った一例で

       ある。

       ｵｰﾌﾟﾝ・ｺﾚｸﾀ出力では、有信号時、ﾄﾗﾝｼﾞｽﾀ 「ON」が原則である。

       上の図・表は、V_IN ＜V_ILとなる条件を試算したもので、+Vが大きく、R1が 小さいほ

       ど、入力回路がONするのに必要なﾊﾟﾜｰが大きなることを示している。

       つまり、入力電圧を高くし、入力ｲﾝﾋﾟｰﾀﾞﾝｽを下げることにより、耐ﾉｲｽﾞ性がｱｯﾌﾟする

       ということである。

6) ﾄﾗﾝｼﾞｽﾀ・ｱﾚｲ

    ﾄﾗﾝｼﾞｽﾀと抵抗を複合したﾄﾗﾝｼﾞｽﾀｱﾚｲ（ﾃﾞｼﾞﾀﾙ・ﾄﾗﾝｼﾞｽﾀ）は、回路を構成する上で

    便利なものである。

    PNP/NPNﾄﾗﾝｼﾞｽﾀは電流動作型であるので、駆動電流がﾄﾗﾝｼﾞｽﾀのｽｲｯﾁﾝｸﾞ動作に

    十分なものでなければならない。

    基本的なﾄﾗﾝｼﾞｽﾀｱﾚｲの何点かについて、駆動条件を試算する。

   ➊ NPNﾀｲﾌﾟ        試算ﾓﾃﾞﾙ ： TD62503

   ➋ PNPﾀｲﾌﾟ        試算ﾓﾃﾞﾙ ： DTB743