割込み制御レジスタ

2018年11月21日にて現在のURLは次のURLに移行しました。

https://edesignk.info

  3) PIE:PERIPHERAL INTERRUPT ENABLE REGISTER

レジスタ

ビット

       

PIE1

7

SPPIE:Parallel Port Read/Write Interrupt Enable 

  1パラレルポートRead/Write割込み 有効

  0:無効

6

ADIEA/D Converter Interrupt Enable 

  1A/Dコンバート完了割込み 有効

  0無効

5

RCIEEUSART Receive Interrupt Enable 

  1EUSART受信バッファーRCREG フル割込み 有効

  0無効

4

TXIEUSART Transmit Interrupt Enable 

  1EUSART送信バッファーTXREG エンプティー割込み 有効

  0無効

3

SSPIESynchronous Serial Port Interrupt Enable 

  1SSPI送受信完了割込み 有効

  0無効

2

CCP1IECCP1 Interrupt Enable 

  1:CCP1割込み 有効

  0無効

1

TMR2IETMR2 to PR2 Match Interrupt Enable 

  1タイマー2=PR2発生割込み 有効

  0無効

0

TMR1IETMR1 Overflow Interrupt Enable 

  1タイマー1オーバーフロー発生割込み 有効

  0無効

 

PIE2

7

OSCFIEOscillator Fail Interrupt Enable 

  1システムクロック異常割込み有効

  0無効

6

CMIEComparator Interrupt Enable 

  1コンパレータ入力変化割込み 有効

  0無効

5

USBIEUSB Interrupt Enable 

  1USB割込み要求発生割込み 有効

  0無効

4

EEIEEEPROM/Flash Write Interrupt Enable 

  1EEPROM/Flash書込み完了割込み 有効

  0無効

3

BCLIEBus Collision Interrupt Enable 

  1バス衝突発生割込み 有効

  0無効

2

HLVDIEHigh/Low-V Detect Interrupt Enable 

  1HLVDIN 高/低電圧検出割込み 有効

  0無効

1

TMR3IETMR3 Overflow Interrupt Enable

  1タイマー3オーバーフロー発生割込み 有効

  0無効

0

CCP2IECCP2 Interrupt Enable

  1:CCP2割込み 有効

  0無効