割込み制御レジスタ
2018年11月21日にて現在のURLは次のURLに移行しました。
3) PIE:PERIPHERAL INTERRUPT ENABLE REGISTER
レジスタ |
ビット |
設 定 |
PIE1 |
7 |
SPPIE:Parallel Port Read/Write Interrupt Enable 1:パラレルポートRead/Write割込み 有効 0:無効 |
6 |
ADIE:A/D Converter Interrupt Enable 1:A/Dコンバート完了割込み 有効 0:無効 |
|
5 |
RCIE:EUSART Receive Interrupt Enable 1:EUSART受信バッファーRCREG フル割込み 有効 0:無効 |
|
4 |
TXI:EUSART Transmit Interrupt Enable 1:EUSART送信バッファーTXREG エンプティー割込み 有効 0:無効 |
|
3 |
SSPIE:Synchronous Serial Port Interrupt Enable 1:SSPI送受信完了割込み 有効 0:無効 |
|
2 |
CCP1IE:CCP1 Interrupt Enable 1:CCP1割込み 有効 0:無効 |
|
1 |
TMR2IE:TMR2 to PR2 Match Interrupt Enable 1:タイマー2=PR2発生割込み 有効 0:無効 |
|
0 |
TMR1IE:TMR1 Overflow Interrupt Enable 1:タイマー1オーバーフロー発生割込み 有効 0:無効
|
|
PIE2 |
7 |
OSCFIE:Oscillator Fail Interrupt Enable 1:システムクロック異常割込み有効 0:無効 |
6 |
CMIE:Comparator Interrupt Enable 1:コンパレータ入力変化割込み 有効 0:無効 |
|
5 |
USBIE:USB Interrupt Enable 1:USB割込み要求発生割込み 有効 0:無効 |
|
4 |
EEIE:EEPROM/Flash Write Interrupt Enable 1:EEPROM/Flash書込み完了割込み 有効 0:無効 |
|
3 |
BCLIE:Bus Collision Interrupt Enable 1:バス衝突発生割込み 有効 0:無効 |
|
2 |
HLVDIE:High/Low-V Detect Interrupt Enable 1:HLVDIN 高/低電圧検出割込み 有効 0:無効 |
|
1 |
TMR3IE:TMR3 Overflow Interrupt Enable 1:タイマー3オーバーフロー発生割込み 有効 0:無効 |
|
0 |
CCP2IE:CCP2 Interrupt Enable 1:CCP2割込み 有効 0:無効 |