機器内回路Ⅱ
2018年11月21日にて現在のURLは次のURLに移行しました。
[ 項 目 ] 4) 素子間接続
5) 基板間接続
6) トランジスタ・アレイ
4) 素子間接続
ICのVCCが同一でも、出力と入力の条件が合わなければ安定した動作は、保証されな
い。
回路設計にあたって、異なる種類のIC間インタフェース条件の確認は必須である。
➊ 基本的条件
![素子間接続 インタフェース](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/ifb497f74b91e9d6c/version/1331943470/%E7%B4%A0%E5%AD%90%E9%96%93%E6%8E%A5%E7%B6%9A-%E3%82%A4%E3%83%B3%E3%82%BF%E3%83%95%E3%82%A7%E3%83%BC%E3%82%B9.jpg)
![](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i68bb0a1438622424/version/1436746117/image.jpg)
➋ その他条件
電圧動作型のMOS系インタフェースでは、入力電流が問題となることは無いが、耐ノイズ
性という面から、出力1端子から接続する入力端子は、5個以内を目安に考えるべき
である。
5) 基板間接続
機器内に複数の印刷配線基板(以下、基板)が存在する場合、基板間のインタフェースは、
耐ノイズ性の面から重要である。
➊ DC電源入力
電源部共通で、複数の基板にDC電源を供給する場合、ループ回路を形成しないこと
と、共通インピーダンスを少なくすることに留意する。
1) 基板側COMを接続して、ループが形成された例。
![COM配線](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/iaf26c9237285c746/version/1331943489/com%E9%85%8D%E7%B7%9A.jpg)
2) 基板側で電源線を分岐し、共通インピーダンスが形成された例。
![共通インピーダンス](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i84a03297b7476773/version/1331943504/%E5%85%B1%E9%80%9A%EF%BD%B2%EF%BE%9D%EF%BE%8B%EF%BE%9F%EF%BD%B0%EF%BE%80%EF%BE%9E%EF%BE%9D%EF%BD%BD.jpg)
3) ループ回路と共通インピーダンスを形成しないことに留意した例。
![共通インピーダンス](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i74b267c5fedf9c0b/version/1331943521/%E5%85%B1%E9%80%9A%E3%82%A4%E3%83%B3%E3%83%94%E3%83%BC%E3%83%80%E3%83%B3%E3%82%B9.jpg)
➋ インタフェース条件
機器の構造・構成によって基板の配置が決定されるが、機器内ノイズ条件、基板間距
離によっては、機器間インタフェースと同等の回路条件とする必要がある。
以下に、デジタル信号を条件として、インタフェースの選択例を示す。
![](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i3493c010567c558b/version/1436746153/image.jpg)
➌ 入出力インピーダンス
基板間インタフェースの基本的条件は、低インピーダンスにすることである。
オープン・コレクタ出力をプルアップ抵抗で入力するインタフェースも、この原則に従った一例で
ある。
![入出力インタフェース](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i89a07546dd636664/version/1331944516/%E5%85%A5%E5%87%BA%E5%8A%9B%E3%82%A4%E3%83%B3%E3%82%BF%E3%83%95%E3%82%A7%E3%83%BC%E3%82%B9.jpg)
![](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/idf96ac00284f1366/version/1436746189/image.jpg)
オープン・コレクタ出力では、有信号時、トランジスタ 「ON」が原則である。
上の図・表は、VIN <VILとなる条件を試算したもので、+Vが大きく、R1が 小さいほ
ど、入力回路がONするのに必要なパワーが大きなることを示している。
つまり、入力電圧を高くし、入力インピーダンスを下げることにより、耐ノイズ性がアップする
ということである。
6) トランジスタ・アレイ
トランジスタと抵抗を複合したトランジスタアレイ(デジタル・トランジスタ)は、回路を構成する上で
便利なものである。
PNP/NPNトランジスタは電流動作型であるので、駆動電流がトランジスタのスイッチング動作に
十分なものでなければならない。
基本的なトランジスタアレイの何点かについて、駆動条件を試算する。
➊ NPNタイプ 試算モデル : TD62503
![トランジスアレイ](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i0e9f225e4fa5e079/version/1331944623/%E3%83%88%E3%83%A9%E3%83%B3%E3%82%B8%E3%82%B9%E3%82%A2%E3%83%AC%E3%82%A4.jpg)
![](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i640c51a9aa9cff39/version/1436746223/image.jpg)
➋ PNPタイプ 試算モデル : DTB743
![デジタルトランジスタ](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i6fa06d4053b33359/version/1331944690/%E3%83%87%E3%82%B8%E3%82%BF%E3%83%AB%E3%83%88%E3%83%A9%E3%83%B3%E3%82%B8%E3%82%B9%E3%82%BF.jpg)
![](https://image.jimcdn.com/app/cms/image/transf/none/path/sf8f0ed34a03955c6/image/i96bf4407cbcceaf6/version/1436746256/image.jpg)